---
title: 3D DRAM
slug: 3d-dram
date: '2026-08-17'
updated: '2026-08-17'
summary: >-
  区别于HBM的"芯片堆叠+TSV+硅中介层"封装式3D，**3D
  DRAM**指**单元层级的立体堆叠**——将DRAM存储单元（1T1C）在单芯片内沿垂直方向多层堆叠，以突破传统DRAM的微缩极限。
category: 芯片器件
tags:
  - DRAM
  - 3D DRAM
  - 内存
  - 新一代存储
  - 堆叠
  - 芯片器件
  - term
aliases:
  - Three-Dimensional DRAM
  - 立体DRAM
  - 3D DRAM
draft: false
batch: 2
faq:
  - question: 3D DRAM 与「── 工艺对标」的关系是什么？
    answer: '── 工艺对标 → [3D封装](/wiki/3d-packaging/)（堆叠工艺借鉴）。'
  - question: 3D DRAM 与「── 目标应用」的关系是什么？
    answer: '── 目标应用 → [HBM](/wiki/hbm/)（下一代高带宽内存）。'
  - question: 3D DRAM 与「── 服务对象」的关系是什么？
    answer: >-
      ── 服务对象 → [XPU](/wiki/xpu/) / [AI服务器](/wiki/ai-server/) /
      [HLC](/wiki/hlc/)。
  - question: 3D DRAM 与「── 载板依赖」的关系是什么？
    answer: '── 载板依赖 → [封装基板](/wiki/package-substrate/)（混合键合需要高平整度载板）。'
---

# 3D DRAM（Three-Dimensional DRAM）

区别于[HBM](/wiki/hbm/)的"芯片堆叠+TSV+硅中介层"封装式3D，**3D DRAM**指**单元层级的立体堆叠**——将DRAM存储单元（1T1C）在单芯片内沿垂直方向多层堆叠，以突破传统[DRAM](/wiki/dram/)的微缩极限。

## 与HBM的对比

| 对比项 | [HBM](/wiki/hbm/) | 3D DRAM |
|--------|---------|---------|
| 堆叠层级 | 封装层级（多Die堆叠） | 单元/晶圆层级（单Die内堆叠） |
| 互连方式 | TSV + 硅中介层 | 单晶圆通孔/混合键合 |
| 容量扩展 | 增加堆叠Die数 | 增加堆叠单元层数 |
| 制程节点 | 跟随成熟DRAM工艺 | 需要新工艺（IGZO FET、电容方案） |
| 商业化进度 | 已规模量产（HBM3/HBM3e） | 研发/样品阶段（2026-2030） |
| 主要厂商 | SK海力士/三星/美光 | Neo Semiconductor/三星/美光 |

## 技术路线

```
3D DRAM 主要技术分支
  ├── 浮栅/电容式 3D DRAM
  │     ├── 沟槽电容立体堆叠（传统思路延伸）
  │     └── IGZO沟道晶体管 + 电容（无电容方案）
  ├── 无电容式 3D DRAM
  │     ├── 增益单元（Gain Cell，2T0C）
  │     └── 1T DRAM（IGZO通道）
  └── 混合键合（Hybrid Bonding）堆叠
        └── Wafer-on-Wafer 多层堆叠
```

## 行业驱动力

- 传统[DRAM](/wiki/dram/) 1T1C结构在10nm以下微缩接近物理极限，电容高度/面积难以进一步压缩
- AI算力对**单Die容量**需求暴涨（推理/训练数据集进入TB级，HBM是封装层堆叠，3D DRAM是底层堆叠）
- 与[HBM](/wiki/hbm/)互补：3D DRAM做基底层，HBM做顶层高带宽层

## 关键制造者

- **Neo Semiconductor**（3D X-DRAM，无电容增益单元路线，主推）
- **三星**（3D DDR，业内首次公开3D DRAM概念）
- **美光**（探索1γ/1δ节点后的3D方案）
- **SK海力士**（HBM厂商，关注3D DRAM作为下一代高带宽方案）

## 与HBM的关系

```
[DRAM](/wiki/dram/)（基础存储介质）
  ├── 2D DRAM（DDR4/DDR5/LPDDR）
  │     └── 系统内存、CPU主存
  └── 3D DRAM
        ├── 封装层3D → [HBM](/wiki/hbm/)（已量产）
        └── 单元层3D → 3D DRAM（研发中，未来替代/补充HBM）
```

## AI产业意义

- **HBM带宽瓶颈**：单Stack 8-12层已接近物理上限，3D DRAM可在基底层提供更高容量密度
- **推理侧降本**：HBM成本高，3D DRAM + 创新封装可能提供"够用带宽+更低成本"方案
- **长期路线图**：业界普遍认为 3D DRAM 是 2030 年后 DRAM 的关键演进方向

## 核心关系

```
[DRAM](/wiki/dram/)
  └── 3D DRAM
        ├── 工艺对标 → [3D封装](/wiki/3d-packaging/)（堆叠工艺借鉴）
        ├── 目标应用 → [HBM](/wiki/hbm/)（下一代高带宽内存）
        ├── 服务对象 → [XPU](/wiki/xpu/) / [AI服务器](/wiki/ai-server/) / [HLC](/wiki/hlc/)
        └── 载板依赖 → [封装基板](/wiki/package-substrate/)（混合键合需要高平整度载板）
```