---
title: 硅片
slug: silicon-wafer
date: '2026-08-17'
updated: '2026-08-17'
summary: >-
  **硅片** 是**半导体集成电路与功率器件制造的基础材料**，由高纯度单晶硅棒（多晶硅提纯 → 单晶生长 → 切片 → 研磨 → 抛光 →
  清洗）加工而成，是几乎所有芯片（逻辑/存储/功率/模拟/传感器）的物理载体。硅片按尺寸分 **6 寸（150mm）/ 8 寸（200mm）/ 12
  寸（300mm）**，按类…
category: 原材料
tags:
  - 硅片
  - 半导体硅片
  - 晶圆
  - Silicon Wafer
  - 单晶硅
  - 外延片
  - SOI
  - 8寸
  - 12寸
  - 6寸
  - 原材料
  - term
aliases:
  - 硅片
  - 半导体硅片
  - 晶圆
  - Wafer
  - Silicon Wafer
  - 单晶硅片
  - 大硅片
draft: false
batch: 1
faq:
  - question: 硅片 与「── 所属分类」的关系是什么？
    answer: ── 所属分类 → 原材料层（**芯片基底材料**，与 PCB/封装基板材料 平行）。
  - question: 硅片 与「── 横向对比」的关系是什么？
    answer: '── 横向对比 → SiC 衬底（[SiC MOSFET](/wiki/sic-mosfet/) 上游，第三代半导体）。'
  - question: 硅片 与「── 上游」的关系是什么？
    answer: ── 上游 → 电子级多晶硅（瓦克/OCI/通威/协鑫/大全新能源）。
  - question: 硅片 与「── 关键参数」的关系是什么？
    answer: ── 关键参数 → 尺寸 / 厚度 / 晶向 / 电阻率 / 氧含量 / 表面粗糙度。
---

# 硅片（Silicon Wafer / 半导体硅片 / 晶圆）

**硅片** 是**半导体集成电路与功率器件制造的基础材料**，由高纯度单晶硅棒（多晶硅提纯 → 单晶生长 → 切片 → 研磨 → 抛光 → 清洗）加工而成，是几乎所有芯片（逻辑/存储/功率/模拟/传感器）的物理载体。硅片按尺寸分 **6 寸（150mm）/ 8 寸（200mm）/ 12 寸（300mm）**，按类型分 **抛光片（P-POL）/ 外延片（EPI）/ SOI（Silicon On Insulator）/ 退火片**。在 AI 数据中心，硅片是 [XPU](/wiki/xpu/)（CPU/GPU）、[HBM](/wiki/hbm/)/[DRAM](/wiki/dram/)、[IGBT](/wiki/igbt/)/[MOSFET](/wiki/mosfet/)/[SiC MOSFET](/wiki/sic-mosfet/)、CIS、PMIC 等所有芯片的共同上游，**12 寸先进制程硅片长期被五大厂商垄断（信越/SUMCO/环球晶圆/Siltronic/SK Siltron）**。

> 注：本笔记聚焦**硅（Si）基半导体硅片**，[SiC MOSFET](/wiki/sic-mosfet/) 上游的 **SiC 衬底（碳化硅衬底）** 虽同属"晶圆"概念，但材料体系不同（第三代半导体），不展开。

## 硅片的核心地位

```
半导体产业链中的位置
  ├── 上游：多晶硅（瓦克/OCI/通威/协鑫/大全新能源）
  ├── **中游：硅片（硅料 → 单晶 → 切片 → 抛光）** ← 本笔记
  │     ├── 抛光片 P-POL（最基础，~60% 出货）
  │     ├── 外延片 EPI（在抛光片上 CVD 单晶层，~25%）
  │     ├── SOI（绝缘体上硅，~5%，RF/FD-SOI/车规/航天专用）
  │     ├── 退火片（Ar 退火消除缺陷）
  │     └── 其它（FZ 区熔片、SiC-on-Si、GaN-on-Si 衬底）
  └── 下游：晶圆厂（Fab）
        ├── 先进逻辑（TSMC/三星/Intel/中芯/华虹）→ 12 寸
        ├── 存储（Samsung/SK Hynix/Micron/长存/长鑫）→ 12 寸
        ├── 功率（[IGBT](/wiki/igbt/)/[MOSFET](/wiki/mosfet/)/[SiC MOSFET](/wiki/sic-mosfet/)）→ 6/8 寸
        ├── 模拟/CIS/PMIC → 8 寸
        └── MEMS/RF/化合物 → 4-8 寸
```

## 关键参数

| 参数 | 说明 |
|------|------|
| **直径** | **6 寸（150mm）/ 8 寸（200mm）/ 12 寸（300mm）**，18 寸（450mm）研发中未量产 |
| **厚度** | 12 寸：775μm（薄至 450μm 趋势，3D 堆叠用）；8 寸：725μm；6 寸：675μm |
| **晶向** | <100>（主流，逻辑/存储）/ <111>（功率器件，MOS 体二极管用）/ <110> |
| **掺杂类型** | P 型（硼，B）/ N 型（磷 P / 锑 Sb / 砷 As） |
| **电阻率** | 1–100 Ω·cm（逻辑 8–15，功率 50–1000，RF 1000+） |
| **氧含量** | 10–18 ppma（控制 COP / BMD 缺陷关键） |
| **平整度** | TTV < 1μm、SBIR < 0.2μm（EUV 级要求） |
| **金属杂质** | Fe/Cu/Ni/Na 等 < 1ppb（9N 纯度门槛） |
| **表面粗糙度** | Ra < 0.2nm（原子级平整） |
| **翘曲度** | 先进封装 12 寸 < 30μm，TSV/3D 封装用 < 10μm |

## 硅片尺寸演进史

```
硅片尺寸演进
  ├── 1 寸（25mm）—— 1960s
  ├── 2 寸（50mm）—— 1970s
  ├── 3 寸（75mm）—— 1970s
  ├── 4 寸（100mm）—— 1980s
  ├── 6 寸（150mm）—— 1990s，功率/模拟主流
  ├── 8 寸（200mm）—— 2000s，模拟/功率/CIS 主流，二手设备市场活跃
  ├── 12 寸（300mm）—— 2000s 末，先进逻辑/存储主流
  └── 18 寸（450mm）—— Intel/TSMC/Samsung 2010s 规划，**未量产**（经济性问题）
  
  关键经济学：**晶圆尺寸每升一代，芯片单成本降 30%**（芯片/wafer 数 ↑50%+）
  AI 时代：**12 寸仍是绝对主流**，8 寸成熟制程吃紧（功率/模拟/车规）
```

## 主流硅片类型

```
硅片分类（按结构）
  ├── 抛光片 P-POL（Polished Wafer）
  │     ├── 最基础：单晶硅棒 → 切片 → 倒角 → 研磨 → 抛光 → 清洗
  │     ├── 占比 ~60%，先进逻辑/存储 主流
  │     └── 关键参数：Ra、TTV、SBIR、金属杂质
  ├── 外延片 EPI（Epitaxial Wafer）
  │     ├── 在 P-POL 衬底上 CVD 法生长单晶硅外延层（数 μm–数十 μm）
  │     ├── 衬底掺杂可与外延层不同（重掺衬底 + 轻掺外延）
  │     ├── 优势：消除 COP/BMD 缺陷、改善漏电、提高击穿电压
  │     ├── 应用：功率器件（[IGBT](/wiki/igbt/)/[MOSFET](/wiki/mosfet/) 几乎全用外延片）
  │     │         CIS（堆叠式 CIS 像素层与电路层分离）
  │     │         先进逻辑（28nm 起部分工艺用 EPI）
  │     └── 占比 ~25%
  ├── SOI（Silicon On Insulator，绝缘体上硅）
  │     ├── 三明治结构：硅顶层（数 nm–数 μm）/ 埋氧层 BOX（SiO₂，数十–数百 nm）/ 硅衬底
  │     ├── 制造：SIMOX（氧注入）/ Smart Cut（离子注入+键合）/ Bonding
  │     ├── 优势：抗闩锁、低漏电、抗辐照、寄生电容小
  │     ├── 应用：FD-SOI（28nm/22nm/18nm 工艺，ST/GF/三星/IBM 路线）
  │     │         RF SOI（射频开关/PA，几乎所有智能手机用）
  │     │         车规（抗单粒子翻转，航天/汽车）
  │     │         MEMS（牺牲层工艺）
  │     └── 占比 ~5%，毛利率最高（>50%）
  ├── 退火片（Annealed Wafer）
  │     ├── 抛光片经 Ar/H₂ 退火，消除近表面缺陷、改善栅氧完整性 GOI
  │     └── 关键工艺：先进逻辑 28nm 起必需
  └── 其它
        ├── FZ 区熔片（高电阻率 1000+ Ω·cm，功率器件/探测器）
        ├── 绝缘体上外延（SOI-EPI）
        └── 键合片（Bonded Wafer，先进封装/MEMS 用）
```

## 制造工艺

```
单晶硅片制造全流程
  1. 多晶硅提纯（西门子法，9N+ 纯度）
       ↓
  2. 单晶生长
       ├── 直拉法 Czochralski（CZ）—— 主流，6/8/12 寸
       │     ├── 籽晶引晶 → 缩颈 → 放肩 → 等径生长 → 收尾
       │     ├── 关键参数：拉速、转速、温度场
       │     └── 12 寸：180+ kg 晶锭
       └── 区熔法 FZ（Float Zone）—— 高阻/低氧，功率/RF
  3. 晶锭切头切尾
       ↓
  4. 切片（线锯，金刚石/钼丝）—— 12 寸厚度 775μm
       ↓
  5. 倒角（边缘抛光，防崩边）
       ↓
  6. 研磨（Lapping，双面）—— 厚度粗整
       ↓
  7. 腐蚀（Etching，去损伤层）
       ↓
  8. 抛光（Polishing，单面/双面 CMP）
       ↓
  9. 清洗（SC1/SC2/RCA，10nm 级洁净度）
       ↓
  10. 检测（颗粒、TTV、金属、缺陷）
       ↓
  11. 外延（可选，CVD EPI）
       ↓
  12. 退火（可选）
       ↓
  13. 包装（FOUP / 真空袋）
  
  关键设备厂商：
  ├── 单晶炉：Kayex / PVA TePla / 晶盛机电 / 京运通 / 连城数控
  ├── 线锯：NTC / HCT / 瑞士 Meyer Burger / 高创
  ├── 研磨/抛光：SPEEDFAM / 北方华创 / 华海清科
  ├── 清洗：SCREEN / TEL / 盛美上海 / 芯源微
  └── 检测：KLA-Tencor（KR 缺陷/粒径）/ Hitachi
```

## AI 时代硅片需求结构

```
AI 数据中心驱动的硅片需求（按下游）
  ├── AI GPU（[XPU](/wiki/xpu/)）—— 12 寸先进逻辑
  │     ├── TSMC 3nm/5nm CoWoS 用硅片
  │     ├── NVIDIA / AMD / 华为 / 寒武纪 等每代 GPU 切片 ~250–300mm²
  │     └── 一片 12 寸 wafer ~ 100–150 颗 GPU 裸 die
  ├── HBM（[HBM](/wiki/hbm/)）—— 12 寸 DRAM
  │     ├── Samsung / SK Hynix / Micron
  │     ├── 每颗 HBM 堆叠 8–12 层 DRAM die（每层 12 寸切割）
  │     └── AI GPU : HBM 出货量比 ~1:5–10（HBM 用硅片远超 GPU）
  ├── DDR5 / DDR4（[DRAM](/wiki/dram/)/[DDR4](/wiki/ddr4/)）—— 12 寸
  │     └── CPU 内存配套，AI 服务器标配 1–2TB
  ├── NAND（[NAND](/wiki/nand/)）—— 12 寸
  │     └── 3D NAND 堆叠 128/176/232/300+ 层
  ├── AI ASIC 加速卡—— 12 寸
  │     ├── TPU / NPU / DPU / 推理 ASIC
  │     └── 国内：寒武纪 / 燧原 / 壁仞 / 摩尔线程 等
  ├── 服务器 PMIC/CIS/模拟 —— 8 寸 + 12 寸
  │     └── TI / MPS / ON Semi / 圣邦微 等
  ├── 功率器件（[IGBT](/wiki/igbt/)/[MOSFET](/wiki/mosfet/)）—— 6 寸/8 寸
  │     └── 斯达/比亚迪/英飞凌/富士 等
  └── 800V HVDC 配套（[SiC MOSFET](/wiki/sic-mosfet/)）—— 6 寸 SiC 衬底
        └── 不在本笔记范围
```

## 关键厂商

| 厂商 | 总部 | 12 寸份额 | 优势领域 | 备注 |
|------|------|-----------|----------|------|
| **信越化学（SEH）** | 日本 | 27%+ | 全尺寸抛光片 + SOI | 全球第一，技术最领先 |
| **SUMCO** | 日本 | 24%+ | 先进逻辑/存储 | NSG 退火片龙头 |
| **环球晶圆（GlobalWafers）** | 中国台湾/全球 | 15%+ | 收购德国 Siltronic 失败，仍是全球第三 | 6/8/12 寸全栈 |
| **Siltronic** | 德国 | 10%+ | 12 寸先进逻辑 | 中国台湾环球晶圆收购被否 |
| **SK Siltron** | 韩国 | 13%+ | DRAM/NAND 配套 | 韩国本土配套优势 |
| **Soitec** | 法国 | SOI 龙头 | FD-SOI / RF-SOI / Power-SOI / Photonics-SOI | SOI 占比 80%+ |
| **合晶科技（Wafer Works）** | 中国台湾 | 5 寸/6 寸领先 | 5/6/8 寸外延片 | 收购汉磊晶圆 |
| **SAS（SunEdison）** | 美国 | 已破产 | 已被 GTAT / Siltar / 中国收购 | 退场 |
| **GTAT** | 美国 | 被安森美收购 | SiC 衬底 | 跨 Si/SiC |
| **MEMC / Siltar** | 美国 | 已退场 | 历史 12 寸主要厂 | — |
| **沪硅产业（NSIG）** | 中国 | 国产 12 寸领头羊 | 12 寸（上海新昇）+ 8 寸（Okmetic） | 科创板上市 |
| **TCL 中环** | 中国 | 12 寸+光伏硅片 | 12 寸（2023 量产）+ 8 寸 | 半导体+光伏双轮 |
| **立昂微（Lion Micro）** | 中国 | 6/8/12 寸 | 外延片优势 | 功率/射频外延片国产龙头 |
| **奕斯伟（ESWIN）** | 中国 | 12 寸（西安） | 12 寸抛光片 | 西安奕斯伟硅片 |
| **鑫晶半导体** | 中国 | 12 寸（在建） | 12 寸抛光片 | 中芯国际关联 |
| **中欣晶圆（Ferrotec 合资）** | 中国 | 12 寸 | 杭州/上海产线 | 杭州中欣 |
| **晶盛机电** | 中国 | 设备 + 12 寸（宁夏） | 单晶炉龙头 + 自有硅片 | 设备优势延伸 |
| **北方华创 / 晶能** | 中国 | 设备厂 | 单晶炉/线锯/抛光 | 设备国产化 |
| **中晶科技** | 中国 | 6/8 寸外延片 | 功率/外延 | 功率外延片细分 |

## 国产替代进度

```
国产硅片替代（2024–2028 路线）
  ├── 6 寸
  │     └── **基本自给**（立昂微/中晶/合晶/有研半导体等）
  ├── 8 寸
  │     ├── 国产化率 ~50%（立昂微/沪硅/中欣/合晶等）
  │     └── 模拟/功率/车规 8 寸吃紧 → 国产化窗口期
  ├── 12 寸抛光片
  │     ├── 国产化率 <10%（沪硅产业/奕斯伟/TCL 中环/中欣/鑫晶 量产爬坡中）
  │     ├── **核心瓶颈：EUV 级抛光片良率 + 长期供货认证**
  │     └── 目标：2028 年 20–30%（晶圆厂国产化拉动）
  ├── 12 寸外延片
  │     ├── 国产化率 <5%
  │     └── 立昂微（立昂东芯）/ 沪硅/合晶 等推进
  ├── SOI
  │     └── 几乎 0% 国产（Soitec 垄断）
  └── 关键挑战
        ├── 设备国产化（单晶炉/线锯/抛光机/CMP）
        ├── 高纯原料（电子级多晶硅/硅烷）
        ├── 长周期认证（晶圆厂 2–3 年验证窗口）
        └── EUV 工艺（光刻胶/掩膜配套）
```

## 与碳化硅（SiC）衬底的关键差异

| 对比项    | 硅片（[硅片](/wiki/silicon-wafer/)，Si）     | SiC 衬底（[SiC MOSFET](/wiki/sic-mosfet/) 上游）     |
| ------ | ----------------- | ----------------------------- |
| 禁带宽度   | 1.12 eV           | 3.26 eV                       |
| 主流尺寸   | 6/8/12 寸          | **6 寸**，8 寸爬坡                 |
| 单晶生长速度 | 1–3 mm/min        | **0.1–0.3 mm/h（~100× 慢）**     |
| 单价     | 50–150 美元/片（12 寸） | **500–1500 美元/片（6 寸）**        |
| 下游核心   | 逻辑/存储/CIS         | 1200V+ 功率 / 车规                |
| 主要厂商   | 信越/SUMCO/环球/沪硅    | Wolfspeed/Coherent/ROHM/天岳/三安 |
| 国产化率   | <10%（12 寸）        | ~30%（6 寸）                     |

## 行业关键趋势

- **12 寸绝对主流**：AI/HBM/EUV 推动 12 寸需求暴增，5nm/3nm/2nm 全部 12 寸
- **8 寸成熟制程吃紧**：功率/模拟/车规/CIS 需求旺盛，二手 8 寸设备涨价（已停产 20 年）
- **先进封装反向拉动硅片需求**：3D V-Cache / HBM / Chiplet 让每芯片使用更多硅片
- **HBM 拉动 DRAM 硅片**：HBM 出货带动 DRAM 12 寸硅片需求倍增（每颗 HBM 切 5–10 倍 DRAM die）
- **国产 12 寸突围**：沪硅/奕斯伟/TCL 中环/中欣/晶盛 等 12 寸产能 2024–2028 年集中释放
- **SOI 复兴**：FD-SOI（28/22/18nm）车规/IoT 拉动，5G RF SOI 单部手机用量 ~5 颗
- **再生硅片（Reclaimed Wafer）**：测试片/挡片回收 20%+，与 AI 时代硅片需求增量博弈
- **大硅片设备国产化**：12 寸单晶炉国产化突破（晶盛/京运通），但抛光/检测仍依赖 KLA/SCREEN/AMAT

## 核心关系

```
硅片
  ├── 所属分类 → 原材料层（**芯片基底材料**，与 PCB/封装基板材料 平行）
  ├── 横向对比 → SiC 衬底（[SiC MOSFET](/wiki/sic-mosfet/) 上游，第三代半导体）
  ├── 上游 → 电子级多晶硅（瓦克/OCI/通威/协鑫/大全新能源）
  ├── 下游应用（按尺寸）：
  │     ├── 12 寸：
  │     │     ├── 先进逻辑（TSMC/三星/Intel/中芯/华虹）→ [XPU](/wiki/xpu/) / AI ASIC
  │     │     ├── 存储：[HBM](/wiki/hbm/) / [3D DRAM](/wiki/3d-dram/) / [DRAM](/wiki/dram/) / [NAND](/wiki/nand/)
  │     │     └── 先进封装（TSV / CoWoS / 3D 堆叠）
  │     ├── 8 寸：
  │     │     ├── 功率器件（[IGBT](/wiki/igbt/) / [MOSFET](/wiki/mosfet/)）
  │     │     ├── 模拟 / PMIC（TI/MPS/圣邦微）
  │     │     ├── CIS（豪威/索尼/格科微）
  │     │     └── 车规 MCU / 显示驱动
  │     └── 6 寸：
  │           ├── 功率器件（部分 [IGBT](/wiki/igbt/) / 二极管 / 晶闸管）
  │           ├── MEMS / 传感器
  │           └── 化合物半导体（GaN-on-Si / SiC-on-Si）
  ├── 关键参数 → 尺寸 / 厚度 / 晶向 / 电阻率 / 氧含量 / 表面粗糙度
  ├── 国产替代 → 沪硅产业 / 立昂微 / 奕斯伟 / TCL 中环 / 中欣 / 晶盛
  └── 演进趋势 → 12 寸主流 / 8 寸成熟工艺吃紧 / SOI 复兴 / 国产 12 寸突围
```