---
title: 趋肤效应
slug: skin-effect
date: '2026-08-17'
updated: '2026-08-17'
summary: >-
  高频交流电/高速信号在导体中**集中于表面薄层**流动的物理现象，是覆铜板与铜箔在AI高速时代升级到HVLP的**根本驱动力**，也是112G/224G/448G
  SerDesPCB材料选型的核心物理基础。
category: 芯片器件
tags:
  - 趋肤效应
  - Skin Effect
  - 高频信号
  - 导体损耗
  - 铜箔粗糙度
  - 芯片器件
  - term
aliases:
  - 趋
  - 肤
  - 效
  - 应
  - ','
  - ' '
  - S
  - k
  - i
  - 'n'
  - E
  - f
  - e
  - c
  - t
  - 集
  - 趋肤效应
draft: false
batch: 1
faq:
  - question: 趋肤效应 与「- **趋肤效应**」的关系是什么？
    answer: '- **趋肤效应** → 驱动 [铜箔](/wiki/copper-foil/) 从STD→VLP→[HVLP](/wiki/hvlp/) 升级。'
  - question: 趋肤效应 与「- **趋肤效应**」的关系是什么？
    answer: >-
      - **趋肤效应** → 推动 [覆铜板](/wiki/copper-clad-laminate/)
      树脂从[环氧树脂](/wiki/epoxy-resin/)→[PPO](/wiki/ppo/)/[MPI](/wiki/mpi/) 迁移。
  - question: '趋肤效应 与「- **趋肤效应** + [SerDes](」的关系是什么？'
    answer: '- **趋肤效应** + [SerDes](/wiki/serdes/) 升级 → 收紧 PCB 材料 Df + Rz 预算。'
  - question: 趋肤效应 与「- **趋肤效应** 极限」的关系是什么？
    answer: '- **趋肤效应** 极限 → 推动 [CPO](/wiki/cpo/) / 光互联（448G+）。'
  - question: 趋肤效应 与「- **趋肤效应** 衡量」的关系是什么？
    answer: '- **趋肤效应** 衡量 → 趋肤深度 δ 是核心指标（与 f 强相关）。'
---

# 趋肤效应（Skin Effect）

高频交流电/高速信号在导体中**集中于表面薄层**流动的物理现象，是[覆铜板](/wiki/copper-clad-laminate/)与[铜箔](/wiki/copper-foil/)在AI高速时代升级到HVLP的**根本驱动力**，也是112G/224G/448G [SerDes](/wiki/serdes/)PCB材料选型的核心物理基础。

## 物理本质

```
直流（DC）下的电流分布：
  ┌─────────────────────┐
  │                     │
  │  ████████████████  │  ← 电流均匀分布
  │                     │
  └─────────────────────┘

高频（>MHz）下的电流分布：
  ┌─────────────────────┐
  │ ░░░░░░░░░░░░░░░░░  │  ← 表面"趋肤"层集中
  │ ░░░░░░░░░░░░░░░░░  │
  │                     │  ← 内部几乎无电流
  │                     │
  └─────────────────────┘
       ↑     ↑
   趋肤深度 δ（μm级）
```

**成因**：高频交变磁场在导体内部感应出反向涡电流，**抵消内部电流、增强表面电流**。深度越深，反向涡流越强，电流越被挤向表面。

## 趋肤深度公式

```
                       ┌──────────────────┐
                       │      ρ           │
            δ    =     │ ──────────────── │
                       │ π·f·μ₀·μᵣ       │
                       └──────────────────┘

  δ = 趋肤深度（m）
  ρ = 导体电阻率（Ω·m），铜=1.68×10⁻⁸ Ω·m@20°C
  f = 信号频率（Hz）
  μ₀ = 真空磁导率 = 4π×10⁻⁷ H/m
  μᵣ = 相对磁导率，铜≈1
```

**铜的趋肤深度（实测参考）**：

| 频率 | 趋肤深度 δ | 应用场景 |
|------|-----------|----------|
| 1 MHz | 66 μm | 普通电子 |
| 10 MHz | 21 μm | — |
| 100 MHz | 6.6 μm | 100M以太网 |
| 1 GHz | 2.1 μm | 5G sub-6 |
| 10 GHz | 0.66 μm | 5G mmWave、WiGig |
| **28 GHz** | **0.39 μm** | 5G毫米波 |
| **56 GHz** | **0.29 μm** | 112G SerDes奈奎斯特 |
| **112 GHz** | **0.21 μm** | 224G SerDes奈奎斯特 |
| **224 GHz** | **0.15 μm** | 448G SerDes奈奎斯特 |

> [!NOTE]
> 112G PAM4 SerDes的奈奎斯特频率是28 GHz，趋肤深度~0.4 μm——**已经比HVLP铜箔粗糙度（<1 μm）还小**。这意味着粗糙度对信号的"削损"成为导体损耗主因。

## 趋肤效应对PCB的影响

### 1. 导体损耗（最核心影响）

```
导体损耗（dB/length）∝ Rs ∝ √f
  Rs = 表面电阻率（Surface Resistance）

信号衰减 = 介质损耗（Df主导）+ 导体损耗（Rs主导）
  频率↑ → 介质损耗 ∝ f（线性增长）
        → 导体损耗 ∝ √f（次线性增长）
              └── 高频时介质损耗 + 导体损耗都不可忽略
                    └── PCB设计必须Df↓ + 铜箔粗糙度↓ 双管齐下
```

### 2. 铜箔粗糙度的"惩罚效应"

```
[铜箔处理面 Rz 粗糙度] vs [趋肤深度 δ]

  ━━━━━━━━━━━━━━━━━━━━━━━━━━━ 铜箔表面
  ╱╲╱╲╱╲╱╲╱╲╱╲╱╲╱╲  Rz = 3-5 μm（STD）
  ░░░░░░░░░░░░░░░░░░  树脂
  ━━━━━━━━━━━━━━━━━━━━━━━━━━━

  当 Rz > δ 时：
    └── 信号"看到"的铜不是平面 → 电流路径被拉长
          └── 有效导电面积 < 物理面积
                └── 等效电阻率上升 30-100%
                      └── 导体损耗急剧增加
                            └── 插入损耗（ILD）恶化

  HVLP铜箔要求 Rz < 0.5-1 μm：
    └── 在112G SerDes（δ=0.4 μm）时仍能提供有效导电面积
          └── ILD达标
```

**铜箔类型 vs 粗糙度 vs 适用频段**：

| 铜箔类型 | 粗糙度 Rz | 适用 SerDes |
|---------|----------|------------|
| STD（标准） | 3-5 μm | ≤ 28G |
| RTF（反转处理） | 2-3 μm | 56G |
| VLP（低粗糙度） | 1-2 μm | 56-112G |
| **HVLP**（超低粗糙度） | **<1 μm（典型 0.3-0.5 μm）** | **112-224G** |
| eHVLP / 镀层铜 | <0.3 μm | 224G+ / 448G |

### 3. 趋肤效应的"双刃剑"

```
趋肤效应的"好"：
  ├── 银/铜表面镀层即可承担高频电流（趋肤层厚度内）
  │     └── 不需要整体高纯度，节省成本
  ├── 集肤深度极薄时，金属化的"表面技术"更经济
  └── 镀镍/镀银/镀锡的薄层处理成主流

趋肤效应的"坏"：
  ├── 趋肤深度 < 铜箔粗糙度 → 信号衰减剧增
  ├── 内层铜层"浪费"（中心无电流）
  ├── 长走线/背板叠加损耗严重
  ├── 需用更低粗糙度HVLP铜箔 → 成本↑
  ├── 需用更低Df CCL → 成本↑↑
  └── 448G+ 进入PCB材料极限 → 必须[CPO](/wiki/cpo/)/光互联
```

## 在AI SerDes的演进压力

```
SerDes速率与趋肤深度的"剪刀差"：

  28G  NRZ     δ(14 GHz)   = 0.55 μm  ← 普通铜箔够用
  56G  PAM4    δ(28 GHz)   = 0.39 μm  ← VLP
  112G PAM4    δ(28 GHz)   = 0.39 μm  ← HVLP
  224G PAM4    δ(56 GHz)   = 0.29 μm  ← HVLP + 树脂Df↓
  448G PAM4    δ(112 GHz)  = 0.21 μm  ← eHVLP + LCP/PTFE 或光互联
  1.0T         δ(250 GHz)  = 0.13 μm  ← PCB极限，光互联是唯一出路
```

## 与其他相关效应的关系

| 效应 | 描述 | 与趋肤效应的关系 |
|------|------|----------------|
| **趋肤效应**（Skin） | 电流向表面集中 | 本词条 |
| **邻近效应**（Proximity） | 相邻走线磁场相互影响，电流偏向相邻侧 | 协同增加损耗，差分对设计须考虑 |
| **表面粗糙度效应** | 铜箔粗糙度放大趋肤损耗 | 工业实现路径：HVLP铜箔 |
| **集肤-邻近综合损耗** | 实际PCB导体损耗 | 趋肤+邻近+粗糙度三者叠加 |

## 关键设计/材料对策

| 对策 | 解决什么 | 局限 |
|------|----------|------|
| HVLP/eHVLP铜箔 | 降低Rz | 附着力下降、成本↑ |
| 镀银/镀锡表面处理 | 表面电阻率↓ | 长期可靠性需验证 |
| 平整化（planarization）铜箔 | Rz降至0.1 μm级 | 工艺难度大 |
| 树脂Df↓（[PPO](/wiki/ppo/)/[MPI](/wiki/mpi/)） | 介质损耗↓ | 不能解决导体损耗 |
| 走线宽度优化 | 减小电流密度梯度 | 阻抗设计约束 |
| 倒装芯片/埋入式走线 | 缩短走线长度 | 制造工艺复杂 |
| CPO/光互联 | 跳过PCB导体损耗 | 系统级重构 |

## 核心关系

- **趋肤效应** → 驱动 [铜箔](/wiki/copper-foil/) 从STD→VLP→[HVLP](/wiki/hvlp/) 升级
- **趋肤效应** → 推动 [覆铜板](/wiki/copper-clad-laminate/) 树脂从[环氧树脂](/wiki/epoxy-resin/)→[PPO](/wiki/ppo/)/[MPI](/wiki/mpi/) 迁移
- **趋肤效应** + [SerDes](/wiki/serdes/) 升级 → 收紧 PCB 材料 Df + Rz 预算
- **趋肤效应** 极限 → 推动 [CPO](/wiki/cpo/) / 光互联（448G+）
- **趋肤效应** 衡量 → 趋肤深度 δ 是核心指标（与 f 强相关）
- **趋肤效应** + 邻近效应 → PCB 走线损耗主因