存储芯片（Storage Chip / Memory Chip）

AI数据中心"算力-带宽-存储"三角中的存储侧，覆盖介质、内存、控制、模组、缓存五大类的全栈芯片体系，是AI服务器性能与成本的关键瓶颈之一。

五大分类

[存储芯片](/wiki/memory-chip/)
  ├── 一、存储介质（Non-volatile Media）
  │     ├── [NAND](/wiki/nand/) —— NAND Flash，大容量数据存储
  │     └── [NOR Flash](/wiki/nor-flash/) —— NOR Flash，启动固件/嵌入式代码
  │
  ├── 二、易失性内存（Volatile Memory）
  │     ├── [SRAM](/wiki/sram/) —— CPU/GPU/ASIC片上缓存（memory wall源头）
  │     ├── [DRAM](/wiki/dram/) —— 系统内存
  │     │     ├── [DDR4](/wiki/ddr4/) —— 服务器CPU标准内存
  │     │     └── [LPDDR4](/wiki/lpddr4/) —— 移动端/边缘AI低功耗内存
  │     ├── [HBM](/wiki/hbm/) —— GPU高带宽内存（封装层3D堆叠）
  │     └── [3D DRAM](/wiki/3d-dram/) —— 单元层3D堆叠（HBM下一代）
  │
  ├── 三、存储控制芯片（Storage Controller）
  │     ├── [主控芯片](/wiki/controller-chip/)（存储主控芯片）—— SSD内部控制
  │     └── [SPU芯片](/wiki/spu-chip/)（SPU / 存储处理单元）—— 存储阵列级协议处理
  │
  ├── 四、存储模组（Storage Module）
  │     ├── [eSSD](/wiki/essd/) —— 企业级SSD
  │     │     ├── [SATA SSD](/wiki/sata-ssd/) —— SATA接口eSSD
  │     │     └── [PCIe SSD](/wiki/pcie-ssd/) —— PCIe/NVMe接口eSSD
  │     ├── [eMMC](/wiki/emmc/) —— 嵌入式多媒体卡（NAND+主控集成BGA模组，手机/IoT/入门边缘AI）
  │     └── [RDIMM](/wiki/rdimm/) —— 寄存器内存条（服务器内存模块）
  │
  └── 五、缓存层（Cache Tier）
        └── [HLC](/wiki/hlc/) —— 高级缓存（DRAM与SSD之间）

核心分类对比

维度	介质类（NAND/NOR）	内存类（DRAM/HBM/SRAM）	控制类（主控/SPU）	模组类（eSSD/RDIMM）
易失性	非易失	易失	—	视介质而定
位置	SSD/PCB	封装内/内存条	SSD/存储阵列	设备级
典型容量	Gb-Tb/Die	MB-GB/Die	控制逻辑	TB级/模组
主要功能	数据/代码持久化	运行时读写	协议/IO调度	整机存储
AI场景	训练数据/启动固件	GPU显存/CPU内存	SSD/阵列管理	数据中心存储

存储芯片在AI数据中心的角色

[AIDC](/wiki/aidc/) / [AI服务器](/wiki/ai-server/)
  ├── 运行时内存层
  │     ├── GPU侧：[HBM](/wiki/hbm/)（TB/s级带宽，封装内）
  │     ├── CPU侧：[DRAM](/wiki/dram/)/[DDR4](/wiki/ddr4/)（GB/s级，独立DIMM）
  │     └── 片上：[SRAM](/wiki/sram/)（ps-ns级，缓存）
  ├── 持久化存储层
  │     ├── 高速层：[eSSD](/wiki/essd/)（NVMe，PCIe SSD）
  │     ├── 容量层：[eSSD](/wiki/essd/)（SATA SSD / QLC大容量盘）
  │     └── 冷数据：HDD/对象存储
  └── 启动与控制
        ├── 启动：[NOR Flash](/wiki/nor-flash/)（BIOS/BMC固件）
        └── 控制：[主控芯片](/wiki/controller-chip/)（in-SSD）+ [SPU芯片](/wiki/spu-chip/)（in-阵列）

[AI推理终端](/wiki/edge-ai-device/) / 边缘 AI
  ├── 中控：[MCU](/wiki/mcu/)（控制 + 轻量 AI 推理，AI MCU 带 NPU）
  ├── 启动：[NOR Flash](/wiki/nor-flash/)（固件代码）
  ├── 模型 / 数据：[eMMC](/wiki/emmc/)（GB 级，入门边缘 AI 主用）
  └── 高速扩展：[eSSD](/wiki/essd/)（高端边缘 / 工业网关）

主控芯片 vs SPU芯片：两级存储处理

存储处理层级（从SSD内到阵列外）
  └── Level 1 — SSD内：[主控芯片](/wiki/controller-chip/)
        ├── 任务：NAND通道管理、ECC/LDPC、磨损均衡、垃圾回收
        ├── 接口：PCIe/SATA（Host侧）+ NAND通道（介质侧）
        └── 厂商：Samsung/Marvell/Phison/Silicon Motion/华为海思/联芸

  └── Level 2 — 阵列内：[SPU芯片](/wiki/spu-chip/)
        ├── 任务：NVMe-oF/FC协议、IO调度、去重压缩加密、DPU/IPU功能
        ├── 接口：前端Host（Ethernet/FC/IB）+ 后端SSD控制器
        └── 厂商：NVIDIA BlueField / Intel IPU / Broadcom / 华为

关键区分：主控芯片管"一颗SSD的肚子"，SPU管"一柜存储的经脉"——前者嵌入SSD模组，后者位于存储阵列控制器或独立加速卡。

关键演进趋势

• HBM代际升级：HBM3 → HBM3e → HBM4（带宽从1TB/s向2-3TB/s演进），SK海力士/三星/美光三足鼎立
• 3D DRAM量产：3D DRAM（单元层3D）2026-2030年量产，与HBM（封装层3D）形成"两条3D路径"
• SSD PCIe 5.0/6.0普及：PCIe SSD 14GB/s→28GB/s，主控芯片通道数升级至16/32CH
• CXL内存扩展：CXL 3.0打破内存墙，HLC从Optane转向CXL-attached DRAM/NAND
• 存算一体：部分AI算子卸载到存储侧，SPU芯片与XPU协同
• 国产替代：长江存储NAND、华为海思主控、联芸主控、GigaDevice NOR等加速国产化

关联实体

• 上游材料/封装：封装基板、ABF、先进封装
• 应用载体：AI服务器、AIDC、AI推理终端
• 网络互联：交换机（存储网络）、XPU（计算侧）
• 同层平行：XPU（计算芯片总称）、交换芯片、SerDes

核心关系

[存储芯片](/wiki/memory-chip/)
  ├── 介质侧 → [NAND](/wiki/nand/) / [NOR Flash](/wiki/nor-flash/)
  ├── 内存侧 → [HBM](/wiki/hbm/) / [DRAM](/wiki/dram/) / [SRAM](/wiki/sram/)
  ├── 控制侧 → [主控芯片](/wiki/controller-chip/) / [SPU芯片](/wiki/spu-chip/)
  ├── 模组侧 → [eSSD](/wiki/essd/) / [eMMC](/wiki/emmc/) / [RDIMM](/wiki/rdimm/)
  ├── 缓存侧 → [HLC](/wiki/hlc/)
  └── 服务于 → [AI服务器](/wiki/ai-server/) / [AIDC](/wiki/aidc/) / [AI推理终端](/wiki/edge-ai-device/) / [MCU](/wiki/mcu/)（外扩）